





(11) Publication number:

58192154 A

Generated Document.

## PATENT ABSTRACTS OF JAPAN

(21) Application number: **57075376** 

(51) Intl. Cl.: G06F 13/00 G11C 7/00

(71) Applicant: CASIO COMPUT CO LTD

(72) Inventor: FUJISAWA HIDETAKA

(22) Application date: 07.05.82

(30) Priority:

(43) Date of application 09.11.83

publication:

(74) Representative:

(84) Designated contracting states:


# (54) MEMORY DEVICE HAVING AUTOMATIC **DATA PROCESSING FUNCTION**

(57) Abstract:

PURPOSE: To attain the parallel processing together with a CPU, by decoding an instruction code transmitted from the CPU, designating the address of a memory device sequentially, and eliminating increment of the number of connecting lines with the CPU even if the storage capacity is increased.

CONSTITUTION: An instruction code among data D1WD4 transmitted from the CPU is decoded at a decoder 6b. transmitted to a timina generating circuit 6a, and control instructions O1WO7 are outputted. An address of an RAM20 is designated accoding to the control instructions O1WO7. Thus, even if the capacity of the RAM20 is increased, the number of bus lines connected to the CPU is not increased. Further, the movement of data in the RAM20 and the search of data are processed automatically independently of the CPU. Then, the CPU performs other processings in parallel.

COPYRIGHT: (C)1983,JPO&Japio



# (9) 日本国特許庁 (JP)

# <sup>10</sup> 公開特許公報 (A)

①特許出願公開

昭58-192154

MInt. Cl.3 G 06 F 13/00 G 11 C 7/00

識別記号

厅内整理番号 7361-5B 6549-5B

❸公開 昭和58年(1983)11月9日

発明の数 1 審査請求 未請求

(全 7 頁)

😡 自動データ処理機能を有するメモリ装置

目2番1号カシオ計算機株式会

社羽村技術センター内

昭57-75376

创出 類 カシオ計算機株式会社

❷出 昭57(1982)5月7日 ⑫発 明

東京都新宿区西新宿2丁目6番 1号

藤沢秀降

邳代 理 人 弁理士 山田靖彦

東京都西多摩郡羽村町栄町 3 丁

#### 1. 発明の名称

2)特

自動データ処域領蛇を寄するメモリ設能

# 2. 特計量求の範囲

中央処場設度(CPU)とパスラインを介して 電気的に接続され、前記CPUから送出される命 **令コードをデコードし、劉御命令を出力する劉神** 手殺と、前記闘舞命令に従つてアドレスを発生す るアドレス発生手段と、このアドレス発生手段が 5のアドレスデータによつて指定されるメモリと、 前記制舞手段からの制御命令に従つて前記メモリ の眺み出しまたは書き込みを行う手段とを其備し たことを仲散とする自動デーメ処理機能を有する メモリ芸能。

## 3. 発明の酵源な説明

この発明は、電子機器を制御するCPV(中央 処理装置)とパスラインを介して電気的に整続さ れ、神紀CPUからの制御命令により内域処理を 実行する食助データ処選機能を存するメモリ鉄道

### に買する。

従来、たとえばアログラム付小道電子式計算機 においてCPVにオステインを介して姿貌される メモリ映画、何之ばヨムゼ(ランダム・アナセス・ メモリ)は、CPTによつて直接アドレス制御さ れている。まなわち、CPTからデータ保管、説 る出し/書き込み俳号、チファ・イネーブル信号、 アドレス指定信号などが失々のパスラインを介し で遊出され、これら信号に従つてRAMとCPU との間においてデータの接受が行なわれている。 このため、BAMのアドレスを指定するアドレス ラインは前記でアリから金で投稿されている。そ こで、BAMの容量が増加すると前配アドレスラ インも増加させる必要があり、ライン酸が増える という欠点があつた。また、BAK内のデータを ナーチする場合中シフトする場合は、C P T が位 の処理を行うことができず、その分だけ計算機の 処理選定が低下するという欠点があつた。

この発明は前配事情に基づいてなされたもので、 その具的とするところは、CPUから送出された

命令コードをデコードしてメモリ設置のアドレス を耐沈指定することにより、記憶容量が増加して もCPUとの接続ライン数が増加せず、CPUと の並列処理が可能な自動データ処理機能を有する メモリ装備を提供することである。

以下、この発明の一実施例につき何1図ないし、 第4回に基づいて説明する。何1回はこの発明の メモリ設置が接続された小型電子子1はCPUで、 このCPUから出力されたサング信号をに発 つてキーボード2の操作キーが選択され、十一操 でしたキー人力信号がCPU1に入り同データ は決示装置3において終示される。また、ののア PU 1はメモリ設置として終1のRAM4および第2 のRAM5をパスラインBLを介してい る。そして、CPU1からは第1のRAM4およ び第2のRAM5に失々所定周期のタョックパル スチュリン(41、チュア・イキーブル信号でき、、CPU ーション(日でを表入出力する。また、CPU

ート7は前記制御命令0.によつて路影制御され、 この腎皮状態ではデータDi~Dy を返避し、向デ ータは顔都同時6に入力されるほか、寒1のアメ レスカウンタ8、第2のアドレスカウンタ9、ラ フチ10.11.12、1/0コントローラ13 に夫々入力される。前記ラッチ10は入力される データDi~DiのうちDRVICE NOを示すデ ータを前記タイミング信号if ロタイミングで書 **き込み、同デーメをデバイスコンパレータ14へ** 送出する。デパイスコンパレータ14はデパイス **数定部15から供給される数定DRVICT。N** Oと、ラフチ10から入力される前記DェVIC B NOとを比較し、この比較結果が一致してい る場合は一致信号を創御図路 6.へ出力する。前記 デパイス数定部15は辮子Vi~Viからなり、たと えば第1のRAM4のDEVICE NOを4ピ フトのデータとして設定するものである。また、 前記ラフテ11は入力されるデータD.~D.のうち

ーナデータヤシフト桁データをタイミング供号

∮AOタイミングでラフナし、何データモデータコ

1 は第1のBAM4および第2のBAM5との間において4ピットのデータDi~Diの転送を行い、第1のBAM4および第2のBAM5からはインタテアト個号INTが入力される。

第2回は第1の豆AM4および第2のBAM5 の群綱を示す回路構成園である。脳中符号をは創 毎回路であり、ここにはCPV1から送出される。 クヨツタペルスfi。fi、チツア・イネーブル信号 CB、オペレーション信号OPが夫々入力される。 前記制御収略6にはランテちょ、デコーダ66及 びまイモングは号発生冒路5ヵが備えられ、前記 デーォD.~D.のうち会会コードはパスラインヤー ト7を介してラッチ5ェに書き込まれる。そして、 ラフチももの命令コードはデコーダももによつて デコードされ、この出力はメイミング発生経路を ■に送出される。メイミング発生貿路8€はデコ ーダもるからのデコード出力と、前記チョッタバ ルスも、丸に基づいてタイミング信号がよりがあっ ∮の、R/W 部号、信号CKi・CKi、および製御命 ♠0:~0:を作成して送出する。 黄紀パスライング

ンペレーメ18および如波無御路17に出力する。 前配毎1アドレスカウンタ8、第2アドレスカ ウンタ目は失々13ピクトの容量を育し、尖々対 応して前記制御命令01・02によつてアップ・ダウ ンの指定、リセプト、および散記データD,~D,の うちアドレスデータの飲み込みなどが制御され、 また夫々知応して信号CKi,CKiの計数を行い。 これら計数されたアドレスデータは耐配加減算値 第17に入力されるほか、アドレスコンパレータ 18およびMAR回路 くメモリ・アドレス・リコ ール財幣)19へ送出される。このMAR回路1 9 は前記制御命令0。に従つて、入力された第17 ドレスカウンタ8および第2アドレスカウンタョ のアドレスデータのうちの一方のアドレスデール モリビントごとにパスタインゲート7を介してC PUIへ送出する。また、前配加級無何数17位 前配制御命令 0 に よつて制御され、第17ドレス カウンタ もあるいは節 2 アドレスカウンタョから 差出されるアドレスデータ、あるいはこれらアド レスデータとラフチ11の内容との加畝算結果を

沿脚昭58-192154 (3)

アドレスデータとしてBAM20に遊出するほか、 前記加減算回路17から出力されるアドレスデー メムDはアドレスコンパレータ18にも出力され る。このアドレスコンパレータ18はインタラブ トコントローラ21からの信号が"0"の場合は、 飾1アドレスカウンタるのアドレスデータと飾る アドレスカウンタ9のアドレスデータの比較を、 また前記信号が"1"の場合は第1アドレスカウ ンタ8のアドレスデータと加減算回路17からの アドレスデータADとの比較を行い、犬々一致し た場合は一致信号をインタラブトコントニーラス 1へ出力する。また、貧犯ラッチ18には1/0 コントローラ13を介してRAH20から飲み出 されたゲータがタイミング催号 43 のタイミング でラッチされ、このデータがデータコン パレータ 16へ遊出される。データコンパレータ16はラ ツナ11の内容とラツナ12の内容とを比較し、 比較結果が一致した場合は一数値号をインタラブ トコントローラ21へ出力する。インタラブトコ ントローラ21は前記制御命令0sにより制算され

て前記。0 \* 、 \* 1 \* 信号を出力し、支た一致信号が入力された際にCPU1および制御回路 6 に対してインタラアト信号INTを出力する。また、前記1/0コントローテ13は内部に4ピットのラアナが備えられており、前記制御命令04に役つて3AM20から誇み出されたデータをラフテして再び3AM20へと送出したり、あるいはテッチしたデータをパスラインゲートで3AM20の内容をクリアする回路も備えられている。前記3AM20は3「でデータを信息となって触み出し、あるいは今との対象とは3AM20は3「でデータに対応する配性信候に対してデータの読み出し、書き込みが行なわれる。

第3番はCP U1から4ピットのデータD3~D3 として第1のRAMもに送 られてくる命令形式の例を示したものである。第 3面似は金体が1折4ピットずつ桁以~以のB桁 分からなり、このうち桁以には第1のRAM4あ るいは第2のRAM5のいずれかを粉合するDR

VICE NOデータが、また桁以には命令の種 鮮を示すオペレーションコードOPEが、また桁 Xi~XにはBAM20のアドレスを指定するBA M ADDBE88が夫々送出される。また、R AM20の2つのアドレスによつて夫々指定され る2つの先賢アドレスから紀憶復城内のデータを 版次に読み出す命令(bínary命令と称す) を実行させる場合には第3㎞側にボナように第3 図のと同一形状の 5 桁分のデータDg~DgがCPU 1 から 2 質にわたつて順次出力される。また、 B AM20の指定されたアドレスを所定桁分桁上げ あるいは桁下げさせる811~命令を実行させる 場合、あるいはあるゲータをRAM20内のアド レス1からアドレス2の範囲内でサーチし、対応 するデータを読み出す Bearck 命令を実行させ る場合には、第3四個に示すように第3回例と同 一形式の 5 桁分の桁Xi~XiのデータDi~Diが 2 回 出力されるほか、さらに桁互、丸、丸分のデータ としてシフトされる桁数、あるいはサーチされる データが順次出力される。

次に、この発明の動作につき、まず、第1の1 AM6に対してままAD会会を実行させる場合に ついて製製する。いま、無イ缸に示すようにCP 『1からはクロフタベルスも』。れが出力され続け ているとする。このとき、信号丸の立下がりのぇ イミングでオペレーション信号OPとチップ・イ ネーブル信号にまが夫々CPU1から出力され、 この結果第1の3AM4および第2の2AM5が 命令コードの武み込みを開始する(命令観み込み サイクル)次に、タエフタパルスもの立下がりの タイミングで第3個Wに示す形式でまず、第1の BAMAを指定するDBVICE NOを示す「 1 1 0 0」のデータD: ~DaがCPU1から出力さ れる。一方、制御屋路のは前記オペレーション復 号OPとチップ・イネーブル信号CBが両方入力 されると制御命令Orを出力し、この結果、ペスラ インゲート了が防疚される。このため、劇配DB VICE NOのデータはパスラインゲートでも 介し、メイミング信号が6 のメイミングでラフチ 10に書き込まれる。デパイスコンパレータ14

15届留58-192154 (**4**)

はデバイス数定部15からあらかじめ数定された。 第1のRAM4のデベイスNOデータ「1100」 が入力されており、このデータとラフチ10の内 **客とを比較し、一致している場合は一致信号を制・** 御回路 8 へ出力する。この一致信号が出力される と、制御回路6は的配X。のDEVICE NOデ ータに扱いてCPU1から出力されたREAD命 台を示すXiのオペレーションコードOPE「00 00」をラッチ6mに書き込む。このラッチ6m に書き込まれたオペレーションコードOPPはデ コーダ6 16 によりデコードされ、ここで8 5 人 D 命令が解説されてRPAD処理が開始される。す なわち、制御函路6から制御命令のが出力され、 前記入のオペレーションコードOPBに続けてC PUlから屋次出力されるXa、Xa、X、のRAM ADDRESSが第1アドレスカウンタ8に軽次 セットされる。このようにして前記な~私の命令 コードは終1のRAMIにセットされ、このセツ ト後、CPVIから出力され続けていたオペレー ション信号のア、チップ・イネーブル信号の目の

ウンタ8の内容がインクリメントされ、BAM DATAの飲み出しが行なわれる。そして、CP U1からチップ・イネーブル信号CBの出力が停止すると、信号CKの出力も停止し、BBAD動 作も終了する。

次に、前述した第3回ののbinary命令がCPUIから出力された場合の動作について説明する。この場合、まず、最初の桁式。~X、のDRVICE NO、OPE、RAM ADDRESSION STORE NO CE N

出力がクロックペルスものタイミングで停止する。 次に、CPU1からオペレーション信号がPが停 止した状態でチァブ・イネーブル信号CFが出力 されるとデータ処理サイクルとなり、鮮都宛然も はラフチ6mに書き込まれたオペレーションコー FOPEに従つてBAM20のBEAD動作を期 始する。すなわち、第17ドレスオウンタ目にも フトされたBAM ADDRESSの内容により 加減算厨路17を介してBAM20の先輩のアド レスが指定され、さらにRAM20に入力される R/W信号が<sup>®</sup>O<sup>®</sup>になりREAD状態に指定さ れる。すると、BAM20の指定されたアドレス 内のRAM DATAが読み出され、1/0コン トローラ13、パスラインゲート7を失々介して CPU1へと送出される。次に、劇御回路もから 信号CKiが出力され、この信号CKiにより第17 ドレスカウンタ8がカウントアツアされ、このア ドレスデータに上つてBAM20の次アドレスが 指定され、次のBAM DATAが読み出される。 同様に、信号でEiの出力の部度、第1アドレスカ

何号CKgに従つてアドレス「100」から+1十 つインクリメントされ、これと同時に終了アドレ スカウンタ8は副都命令Oi、信号CKiに従つてア ドレス 「50」からー1 ずつインク リメントされ る。なお、アドレスを十1するかー1するかはォ ペレーションコードOPR1、OPE2の内容に より定められる。そして、鮒樽厨貼6はCPU1 から出力されるチップ・イネーブル催号CRが" 0 " から " 1 " となつたとき部17ドレスカウン タ8の内容によりBAM20モアドレス指定し、 チフプ・イネーブルは昔CRが再び"0"から。 1 "になつたと言葉をアドレスカウンメリの内容 によりBAM20をアプレス指定する。そして、 ■▲M20から読み出されるデータは1/0コン トローラ13、パスラインゲート1を介してCP ひ1に送出される。CPV1はチップ・イネーブ ル側号CBを交互に"0"あるいは"1"にして 無17ドレスカウンタ8あるいは貸27ドレスカ クンメタにより指定されるアドレスのデーメを試 み出す。

**捐献昭58-192154 (6)** 

次に、前述した餌3回口の8・aca合かC PUlから出力される場合の動作について世界す る。この場合、CPU1から出力されるX2~Xの 各データのうちOPE1、OPE2は夫々ランチ 6 aに書き込まれ、RAM ADDRESSI、 例えば「50」は怒1アドレスカウンタ8へ、R AM ADDRESS2、何之ば「100」は据 2 アドレスカウンタリヘ夫々セツトされ、さらに B · · · D A T A 、例えば「A A A」はラッ チョ1に得き込まれる。そして、第1アドレスカ ウンタBはそのカウント内容を+1ずつインタリ メントし、この都度、RAM20の対応するアド レスのRAM DATAが触み出され、I/Oコ ントローラ13を介してラフチ12に書き込まれ る。そして、このラッチ12の内容とラッチ11 の内容とはデータコンパレータ16において比較 され、この比較結果が不一致の場合は、第1のア プレスタウンタをが十1されて再びラフチ12に ラッチされたまんM DATAと比較される。前 配比較結果が一致している場合には一致信号がイ

も良い。また、前記実施例はメモリとしてRAMを用いたが、これに綴らず、例えばROM (リード・オン・メモリ) を用いてもよい。また、この発明は小型電子式計算機に限らず他の電子機器に適用可能である。

以上製明したようにこの発射によれば、CPUから送出される会合コードをデコードして制御会会に従ってアドレス指定動作を行い、このアドレスデータによってRAAMのアドレスが指定されるようにしたから、RAAMのアイン数を増加してもCPUとは表すって、BAAMのアータの移動、よいはデータの自動的でもないはでして自動的できない。マテム会体の処理選及があることにからことができなって、CPUは他の処理選及が出て行うことができなる。

#### 4. 図面の簡単な製明

第1回はこの発明の一変施例を使用した概略システム構成図、第2回は第1のRAMおよび第2

ンまラブトコントローラ21に対して出力され、インタラブトコントローラ21からBeaebb かかの終了を示すインタラブトローラ21からBeaebb がの終了を示すインタラブトローラ21に出力される。これと同時に、サーチされたBAM DATA「AAA」のアドレスを示す第1アドレスカウンタ8の内容がMABCB 19、パスラインゲート7を介してCPU1へ遊出される。なお、第2アドレスカウンタ9の内容と第1アドレスカウンタ8の内容はアドレスコンパレータ18において比較され、BAM2の内にBAM DATA「AAA」がテーチされず、第1アドレスカウンタ8の内容が「100」になった場合を一致信号がインタラブトコントローラ21に出力され、この結果、前配インタラブト保号1月でが送出される。

なお、前配実施例においては小型電子式計算機の内部に固定的に第1のRAM4および第2のRAM5を設けた構成としたが、これに扱らず、第1のRAM4および第2のRAM5をカセット式に増脱自在にCPU1と接続するように構成して


のBAMの幹報を示す回路構成図、無序図(A)(A)(C) は命令形式を示す超、第4回は動作を製明するた めのタイステナートである。

1…… CPU、4……無1のRAM、5……筋 2のRAM、6……関神飼路、8……筋1アドレスオウンタ、1……筋2アドレスオウンタ、1……筋2アドレスオウンタ、17 ……以政部國路、20……RAM。


特許出職人 カシオ計算機株式会社

龍 田 以 士斯代 人能力





\$ 2 ₪ FIG. 2



F19.3

	X4	χ	Χz	Χı	Χø
(A)	RAM	ADDRES	s	OPE	DEVICE NO.

	X4	X3	Xz	X1	X.
.5.	RAM	ADDRESS	1	OPE 1	DEVICE NO.
(B)	RAM	ADDRESS	2	OPE 2	DEVICE NO.

	X4	X,	Xa	X1	x.
	RAM	ADDRESS	1	OPE 1	DE VICE NO.
$\mathbb{C}$	RAM	ADDRESS	2	OPE 2	DEVICE
-		SEARCH	DIGIT		DEVICE

第 4 図

